Förlagets beskrivning
Bokens mål är att lära ut VHDL, samt ge kunskap om hur man effektivt använder VHDL för att konstruera elektroniksystem med dagens utvecklingsverktyg. Boken innehåller många exempel som bl.a. också åskådliggörs med flera olika leverantörers syntesprogram, Synopsys, Mentor Graphics, Synplicity samt ViewLogic.
Boken innehåller allt från grundläggande teoretisk genomgång av VHDL till avancerade tips om effektiva kodningstekniker/metoder för syntetiserbar VHDL-kod. Vidare görs en noggrann genomgång av hur tillståndsmaskiner är uppbyggda och hur de kan realiseras i VHDL. Boken innehåller också testbänkar, konstruktionsmetodik, syntes, övningsuppgifter, laborationer samt lösningsexempel.
Denna, den tredje upplagan, har förutom utökad teoretisk genomgång av VHDL, utförligare förklaring om RTL-syntes, utökat tillståndsmaskin- och RAM-kapitel samt många mindre förbättringar. Ett helt nytt kapitel om area- och timingavvägningar i VHDL har inkluderats. Vidare har alla reserverade VHDL-ord markerats med fetstil i samtliga VHDL-exempel för att underlätta inlärningen och läsbarheten.
Tredje upplagan
Fler böcker av Stefan Sjöholm
Liknande böcker
Recensioner
Den här boken har tyvärr inte några recensioner ännu. Om du redan läst boken, skriv en recension!
Recensera boken
Skriv en recension och dela dina åsikter med andra. Försök att fokusera på bokens innehåll. Läs våra instruktioner för mer information.
VHDL för konstruktion
Bokrecensioner » VHDL för konstruktion : produktspecifikation VHDL
|
|
 |
|
|
|
|
